在本文中，编辑器将介绍ADI公司的AD9523系列低抖动时钟发生器。

如果您想进一步了解它，或者想提高对它的了解，请阅读以下内容。

1. AD9523时钟发生器概述AD9523具有低功耗，多输出时钟分配功能，低抖动性能，还配备了片上集成锁相环（PLL）和压控振荡器（VCO）。

片上VCO的调谐频率范围为3.6 GHz至4.0 GHz。

AD9523旨在满足长期演进（LTE）和多载波GSM基站设计的时钟要求。

它依靠外部VCXO清除参考抖动，以满足严格的低相位噪声要求，从而获得可接受的数据转换器信噪比（SNR）性能。

二，AD9523时钟发生器的详细信息（1）时钟分配时钟分配模块提供了一种集成解决方案，可以根据PLL2 VCO分频器输出的分频频率生成多个时钟输出。

分配输出包括14个通道（OUT0至OUT13），每个输出通道都有一个专用的分频器和输出驱动器。

AD9523还可以将VCXO输出路由至其中四个输出（OUT0至OUT3）。

（2）时钟分频器输出时钟分配分频器称为D0至D13，分别对应于输出通道OUT0至OUT13。

每个分频器都是可编程的，并且分频深度为10位，相当于1到1024。

分频器具有占空比校正功能，即使对于奇数分频器，占空比也始终保持在50％。

（3）零延迟操作零延迟操作使输出时钟的相位与外部PLL参考输入的相位对齐。

OUT0输出被设计为零延迟输出。

AD9523支持两种零延迟模式：内部和外部。

注意，由于零延迟路径包括输出驱动器，因此外部延迟模式的匹配度优于内部延迟模式的匹配度。

将PLL1反冲反冲脉冲宽度控制设置为最大值可以提供最佳的零延迟匹配。

1.内部零延迟模式AD9523的内部零延迟功能是通过将通道分频器0的输出反馈到PLL1 N分频器来实现的。

寄存器0x01B的位5用于选择内部零延迟模式。

在内部零延迟模式下，通道分频器0的输出通过多路复用器返回到PLL1（N分频器）。

PLL1将通道分频器0的输出相位/边沿与参考输入的相位/边沿同步。

由于通道分配器彼此同步，因此通道分配器的输出与参考输入同步。

2.外部零延迟模式AD9523的外部零延迟功能是通过将OUT0馈入ZD_IN输入，最后馈回PLL1 N分频器来实现的。

在下图中，外部零延迟模式下的信号路由变化发生在AD9523的外部。

寄存器0x01B的位5用于选择外部零延迟模式。

在外部零延迟模式下，OUT0必须通过ZD_IN和ZD_IN引脚返回PLL1（N分频器）。

PLL1将反馈输出时钟的相位/边沿与参考输入的相位/边沿同步。

由于通道分频器彼此同步，因此时钟输出与参考输入同步。

ZD_IN的参考路径延迟和反馈延迟与输出驱动器和PLL组件的传播延迟相同，这使时钟输出和参考输入之间的相位偏移最小，从而实现了零延迟。

（4）EEPROM操作AD9523具有内置的EEPROM（非易失性存储器）。

电源关闭时，用户可以对EEPROM进行编程，以创建和存储用户定义的寄存器设置文件。

此设置文件可用于在加电和芯片复位时提供默认设置。

EEPROM大小为512字节。

在数据传输期间，除了回读位Status_EEPROM（寄存器0xB00的位0）外，通常无法通过串行端口访问写和读寄存器。

在SPI模式下，为了确定通过串行端口的数据传输状态，用户可以读取Status_EEPROM位的值（1表示正在进行数据传输，0表示已完成数据传输）。

在I2 C模式下，用户可以通过外部I2 C主设备对AD9523从端口进行寻址（向AD9523发送地址字节）。

如果AD9523以无应答位作为响应，则表示未接收到任何数据传输。

如果AD9523以确认位响应，则表明数据传输过程已完成。

用户可以监视Status_EEPROM位，或者通过寄存器0x232的位4设置STATUS0引脚以监视数据传输状态。

最后，编辑诚挚的比